JAL, JR̿դѥץ饤MIPSΥץ

եϰʲΤ褦ˤʤäƤޤ

mips_pipe --- rtl : ƥ⥸塼Verilog-HDL
           |
           |- sim : ƥȥ٥

[rtlǥ쥯ȥ]

alucontrol.v     : ALUȥ
basicmodules.v   : ܥ⥸塼뷲
ext.v            : ĥ˥å
forward.v        : եǥ󥰥˥å
hazard.v         : ϥɸХ˥å
instdec_pipe.v   : ѥץ饤MIPSѼ˥å
memoryif.v       : 絭˥å
mipsalu.v        : ALU
mipspipe.v       : ѥץ饤MIPSץå
opdef_pipe.v     : defineʸ򽸤᤿ե
regfile.v        : 쥸ե


[simǥ쥯ȥ]

Makefile             : ߥ졼ѤΥޥɤ񤤤ץ
                       % make [оݤ] ǥߥ졼¹ 

MIPSmodule.v         : ߥ졼˻Ѥϩե򥤥󥯥롼ɤƤե
                       ߥ졼󤹤testfixtureեȶ˸ƤӽФ

testfixture_pipe.v   : ѥץ饤MIPSץåưǧѥߥ졼ե
testfixture_sample.v : ץΥߥ졼ե

