Changes between Initial Version and Version 1 of Ex12課題2016

Timestamp:

Jul 25, 2016 6:34:46 PM (10 years ago)

Author:

nakasato

Comment:

--

Ex12課題2016

@@ +1 @@
+トップ：http://galaxy.u-aizu.ac.jp/note/wiki/CAEX2016
+
+= 概要 =
+用意されたパイプラインプロセッサを使用して、フォワーディング・ストールの動作を理解すること。
+
+== 準備 ==
+この演習では、事前に設計してあるパイプラインプロセッサを用いる。
+このパイプラインプロセッサでは、演習で設計したマルチサイクルのプロセッサをベースに、
+パイプライン化を行い、ID ステージで正しく分岐ができるようにフォワーディング回路を追加してある。
+教科書と違い、フォワーディングをEX ステージ、MEM ステージ、データメモリからIDステージへ向けて行うことに注意すること。
+このような差異は実装するデバイスや設計思想の違いによって起こる。
+
+[[Image(http://galaxy.u-aizu.ac.jp/g/data/c7352a005df4bbd505ebd32c0a82acf2.png)]]
+
+以下のファイルをダウンロードしたうえで、各自のディレクトリに展開すること。
+
+
+
+[[Image(http://galaxy.u-aizu.ac.jp/g/data/8ff0a7950c1fa444b1adf64b42178a15.png)]]
+[[Image(http://galaxy.u-aizu.ac.jp/g/data/1063abf0d8f416198b6e389b78bb07b1.png)]]
+
+シミュレーションをおこなうには、Linux機にログインしてから、
+「MIPS_pipe/sim」ディレクトリに移動し、「make sim」でncverilogによるコンパイルと実行がされる。
+さらに自動的にsimvisionが起動されるので、以下の実行波形を確認すること。
+
+[[Image(http://galaxy.u-aizu.ac.jp/g/data/a743c67f74e886a607ce9eef3dfc8516.png)]]
+
+上記図中のA の信号線(id_stall)がアサートされているサイクルは、ストールが発生していることを示し
+ている。このときはIF ステージのPC の値が進まないことを確認せよ。
+
+また図中B の信号(fwd_から始まる信号)がアサートされているサイクルでは、
+対応するフォワーディングパスからデータが転送されていることを示している。
+
+=== 各信号線の意味 ===
+
+[[Image(http://galaxy.u-aizu.ac.jp/g/data/28c14f0aa489ead86db610c58ac6b4c6.png)]]
+
+== 課題１　アセンブリプログラムのシミュレーション ==
+=== 準備 ===
+シミュレーションするプログラムごとに「sim」ディレクトリをコピーすること
+{{{
+cd MIPS_pipe
+cp -r sim problem1
+}}}
+
+任意のプログラムのシミュレーションをおこなうには、「testfixture_sample.v」を編集して、メモリの初期化をする必要がある。
+
+以下の2つのプログラムについて、シミュレーションを行った後に波形を確認し、
+なぜフォワーディング及びストールが起こっているかを考察せよ。
+具体的に、どの命令でフォワーディングが起こっているか、またその理由は何かを答えなさい。
+
+これらのプログラムでは複数のnop 命令（プログラム中のor/ori）でテストする命令列を挟み込み、
+回答に関係のない依存が起こらないように記述してあることに注意すること。
+また、プログラムの変数の値を適宜変更し、意図通りに動作していることを確認せよ。
+
+解析を行う際には、命令と命令が格納されているアドレスおよびPC の値を注意深く追いかけること。
+特にパイプライン動作ではIF, ID, EX, MEM, WB ステージで動作している命令が異なるため、
+パイプラインの動作状況をよく確かめること。
+
+=== プログラム１ ===
+{{{
+      .data
+A:    .word 3
+B:    .word 4
+C:    .word 5
+D:    .word 6
+E:    .word 0
+F:    .word 0
+G:    .word 0
+      .text
+main: lw $t3, A
+      lw $t4, B
+      lw $t5, C
+      lw $t6, D
+      ori $s0, $0, 0
+      ori $s1, $0, 0
+      ori $s2, $0, 0
+      ori $s3, $0, 0
+      ori $s4, $0, 0
+      add $t2, $t3, $t4
+      add $t4, $t5, $t6
+      add $t5, $t3, $t4
+      ori $s5, $0, 0
+      ori $s6, $0, 0
+      ori $s7, $0, 0
+      sw $t2, E
+      sw $t4, F
+      sw $t5, G
+exit: j exit
+}}}
+
+=== プログラム２ ===
+{{{
+      .data
+A:    .word 4
+B:    .word 20480
+C:    .word 16
+D:    .word 32
+S:    .word 0
+      .text
+main: lw $t2, A
+      lw $t4, B
+      lw $t6, C
+      or $t1, $0, $0
+      or $t1, $0, $0
+      or $t1, $0, $0
+      or $t1, $0, $0
+      or $t1, $0, $0
+      add $t3, $t4, $t6
+      sub $t5, $t3, $t2
+      lw $t7, 0($t5)
+      add $t8, $t7, $t2
+      or $t1, $0, $0
+      or $t1, $0, $0
+      sw $t8, S
+exit: j exit
+}}}
+
+== 課題２　プログラムの高速化 ==
+パイプラインプロセッサを高速に動作させるためには、
+実行する命令間の依存関係を考慮し、アセンブリプログラムを設計する必要がある。
+Ex03のソートプログラムを題材に、パイプラインストールが発生している部分に着目し、
+これを改変する事によってなるべく高速に動作するプログラムを作成しなさい。