Changes between Version 1 and Version 2 of Ex11課題2016


Ignore:
Timestamp:
Jul 12, 2016 10:41:37 AM (10 years ago)
Author:
nakasato
Comment:

--

Legend:

Unmodified
Added
Removed
Modified

  • Ex11課題2016

    v1 v2  
    99 
    1010== 課題１ == 
    11 第5回の講義ノート( http://web-int.u-aizu.ac.jp/~miyazaki/comparch-15/lecture/comparch-5-alu2.pdf )の説明を参考に、 
     11第5回の講義ノート( http://web-int.u-aizu.ac.jp/~miyazaki/comparch-16/lecture/comparch-5-alu2.pdf )の説明を参考に、 
    1212Verilog HDLで16ビット乗算器を設計し、その動作をテストベンチにより検証しなさい。 
    1313なお、この乗算器をALUに組み込むため、乗数・被乗数は32ビットとし、乗算はそれぞれの下位16ビット同士の計算を実現すればよい。 
    … …  
    3030それぞれの部分積は、yのそれぞれのビットが真か偽かに応じて"x"または"0"になる。 
    3131ただし、桁を正しく合わせる必要があることに注意すること。 
    32  
    33 余裕がある場合にはBoothのアルゴリズムについても検討すること。 
    34 レポートでBoothのアルゴリズムによる実装をおこなった場合、ボーナス点を与える。 
    3532 
    3633== 課題２ ==