| | 1 | トップ:http://galaxy.u-aizu.ac.jp/note/wiki/CAEX2015 |
| | 2 | |
| | 3 | = 概要 = |
| | 4 | JR命令および、JAL命令を実行できるようにマルチサイクルプロセッサを拡張する。 |
| | 5 | |
| | 6 | これまで設計したマルチサイクル方式プロセッサは、JAL命令およびJR命令は実装されていません。 |
| | 7 | この課題では、これらの命令を実行できるようにします。 |
| | 8 | そのためには、データパスと制御部分を拡張する必要があります。 |
| | 9 | これまで作成した回路も、レポート提出に必要ですので、動作可能な状態で保存をしておいてください。 |
| | 10 | |
| | 11 | JR命令とJAL命令を実現するために必要なデータパスの変更は http://galaxy.u-aizu.ac.jp/comparch2014/JAL-JR-datapath.pdf を参照すること。 |
| | 12 | |
| | 13 | 状態遷移として、state 13を14を加えます。それぞれの場合について説明します。 |
| | 14 | |
| | 15 | == JR命令 == |
| | 16 | JR命令の場合、state 0で命令をフェッチしたのち、state 1の次に13に遷移します。 |
| | 17 | |
| | 18 | JR命令は、命令フィールド[25-21]で指定されたレジスタの内容にジャンプします。 |
| | 19 | ジャンプを実現するには、適切な値をPCに転送することが必要です。 |
| | 20 | |
| | 21 | ブロック図から、命令フィールド[25-21]で指定されたレジスタの値はレジスタAに格納されていることがわかるので、 |
| | 22 | この値をPCに転送するために、PCのロード入力に接続されているマルチプレクサの入力を増やし、 |
| | 23 | その入力とレジスタAの出力を接続しました(データパスの変更を参照)。 |
| | 24 | |
| | 25 | 最終的に、state 13ではPCSourceを適切な値に設定することで、レジスタの値はPCに転送します。 |
| | 26 | |
| | 27 | == JAL命令 == |
| | 28 | JAL命令は、サブルーチンの実行時などに利用され、通常のJUMP命令(state 9を参照)と同様の動作に加えて、 |
| | 29 | あとで戻ってくるアドレスの値(PC+4)をレジスタ31に保存します。 |
| | 30 | PC+4の値は state 0において計算されておりPCに格納されています。 |
| | 31 | この値をレジスタに格納するために、!MemtoReg(2 bitに拡張)が制御するマルチプレクサを3入力にし、 |
| | 32 | PCの出力をそのマルチプレクサに接続します(データパスの変更を参照)。 |
| | 33 | また、格納するレジスタの番号は31に固定なので、!RegDstの接続されているマルチプレクサを3入力にし、 |
| | 34 | レジスタ番号31を選択できるようにします。 |
| | 35 | |
| | 36 | 最終的に、state 14ではJUMP命令と同様の動作に加えて、!MemtoRegと!RegDstを適切な値に設定し、 |
| | 37 | !RegWriteをアサートすることで、PC+4の値をレジスタ31に保存します。 |
| | 38 | |
| | 39 | == 主制御ユニットの変更点 == |
| | 40 | * state 13(JR命令)とstate 14(JAL命令)を追加。いずれも、そのあとはstate 0に戻る。 |
| | 41 | * JR命令をR形式命令と区別するため、命令フィールド[5-0]を入力に追加する。これの名称はOp2とする(図参照)。 |
| | 42 | * それに伴い、R形式命令の判定部分の論理を変える必要がある。JR命令の場合(Op2 == 0x8)と「それ以外」の通常のR形式命令にわけて考える。 |
| | 43 | * PCSource、!RegDst、!MemtoRegのビット幅が変更になる。 |
| | 44 | |
| | 45 | == データパスの変更点 == |
| | 46 | * !MemtoRegが制御するマルチプレクサを3入力にする。増えた入力はPCに接続。 |
| | 47 | * !RegDstが制御するマルチプレクサを3入力にする。増えた入力はジャンプ先のアドレスを保存するレジスタのアドレス31になる。 |
| | 48 | * PCsourceが制御するマルチプレクサを3入力にする。増えた入力はレジスタAの出力。 |
| | 49 | |
| | 50 | = 問題1 = |
| | 51 | 以上の説明をもとに、拡張したデータパスと制御部を設計し、動作確認をしなさい。 |
| | 52 | 動作確認には、Ex3の課題6「サブルーチンを用いた行列の積アルゴリズム」を使うこと。 |
| | 53 | |
| | 54 | このプログラムでは、スタックポインタ$SPを用いるので、プログラムの最初に |
| | 55 | |
| | 56 | ori $sp, $0, 32767 |
| | 57 | |
| | 58 | 命令を挿入し、スタックポインタを初期化します。32767はメモリの最大アドレスです。 |
| | 59 | 追加したプログラムを用いて、xspimを 利用してtestfixtureファイルを作成しテストベンチファイルを作成します.それをverilogに与えて,シミュレーションを実行します。 |
| | 60 | 注意:Addu命令はAdd命令に置き換えておきます。 |
| | 61 | |
| | 62 | テストベンチのなかで、$displayコマンドを用いてメモリ領域Cの値を出力させます。 |
| | 63 | 領域Cのアドレスはxspimで確認してください。 |
| | 64 | |
| | 65 | = 問題2 = |
| | 66 | 同様に、Ex3の課題7「サブルーチンを用いた再帰手続きアルゴリズム」をシミュレーションしてください。 |
| | 67 | 問題1と同様にアセンブリプログラムにスタックポインタの初期化を追加し、動作確認を行ってください。 |
| | 68 | $displayコマンドで、メモリ領域FNの値を出力させます。領域FNのアドレスはxspimで確認してください。 |