Changes between Version 1 and Version 2 of Ex09課題2016

Timestamp:

Jun 16, 2016 3:01:01 PM (10 years ago)

Author:

nakasato

Comment:

--

Ex09課題2016

@@ +1 @@
+トップ：http://galaxy.u-aizu.ac.jp/note/wiki/CAEX2016
+
 = データパスの完成 =
-== 課題２ ==
+== 課題１ ==
 これまでに作成・利用したモジュールを組み合わせて、データパスを完成させてください。
 データパスとは、ブロック図で、全体制御部とALU制御部を除いた部分のことです。
@@ -6 +8 @@
 データパスの入出力は、クロック信号CK、クリア信号CLR、制御部と接続される各信号（32ビットの命令および、!RegDstなどの信号）です。
 制御部との接続は、例えば、!RegWriteという入力ポートを宣言し、
-その入力がレジスタファイルの所定の入力につながるように （レジスタファイルをインスタンス宣言し、宣言のなかの入出力ポートにRegWriteをふくめておく）します。
+その入力がレジスタファイルの所定の入力につながるように 
+（レジスタファイルをインスタンス宣言し、宣言のなかの入出力ポートにRegWriteを含めておく）します。
 
 データパスのテンプレートは以下になります。
@@ -34 +37 @@
 }}}
 
-
 = 全体の完成 =
-== 課題３ ==
+== 課題２ ==
 マルチサイクルプロセッサ全体を「MIPSmulticyle」とし、以下のテンプレートに従い、
 これまで設計したモジュールをインスタンス化し、プロセッサを完成させてください。