Changes between Version 15 and Version 16 of Ex04_CA_2022


Ignore:
Timestamp:
Apr 21, 2022 11:28:18 PM (4 years ago)
Author:
nakasato
Comment:

--

Legend:

Unmodified
Added
Removed
Modified

  • Ex04_CA_2022

    v15 v16  
    1414のコマンドでCadenceのツールを起動します。 
    1515 
    16 これは論理回路設計論のコマンドとは異なります。'''必ず"icds.comparch"のスクリプトで起動すること'''。 
    17 そうしない場合、問題が発生する場合があります。 
     16これは論理回路設計論のコマンドとは異なります。'''必ず"icds.comparch"のコマンドで起動すること'''。 
     17そうしない場合、演習課題で問題が発生します。 
    1818 
    1919= Cadenceの設定 = 
    … …  
    2828http://web-int.u-aizu.ac.jp/course/comparch/ALU.html 
    2929 
    30 '''ALUユニットはu_aizuライブラリに含まれているので、自分で作成する必要はない。ステップ1-5は理解すればよい。''' 
    31  
    32 [[Image(http://galaxy.u-aizu.ac.jp/note/raw-attachment/wiki/Ex04_CA_2022/ALU_example.png, 50%)]] 
     30'''ALUユニットはu_aizuライブラリに含まれているので、自分で作成する必要はない。ステップ1-5については、読んで仕組みを理解できればよい。''' 
    3331 
    3432この課題では、ALUユニットに入出力Pinを追加し適切に接続したあとで、指定された場合のシミュレーションを実行し、波形を確認すること。 
    3533 
    3634部品(インスタンス)の追加 http://web-int.u-aizu.ac.jp/~nisim/logictut/tut1/addcompo.html 
     35 
     36[[Image(http://galaxy.u-aizu.ac.jp/note/raw-attachment/wiki/Ex04_CA_2022/ALU_example.png, 50%)]] 
    3737 
    3838Pinの追加 http://web-int.u-aizu.ac.jp/~nisim/logictut/tut1/addpin.html 
    … …  
    5959ALUシミュレーションの testfixture ファイルとシミュレーション結果。シミュレーションの波形には、それぞれの演算についての時間区間を明示し、演算結果に対しては　“加算の結果”　等の説明を書き入れる。レジスタファイルのシミュレーションのtestfixtureファイルとシミュレーション結果。結果には要所要所に説明を書き込むこと。 
    6060 
    61 = 補足1: xc4000のライブラリを利用して出力がzになる場合の対処 =  
     61== xc4000のライブラリを利用して出力がzになる場合の対処 ==  
    6262Run Directoryを作り直してください。そのためには、シミュレータのウィンドウに表示されているRun Directoryの末尾を、run1, run2などの存在しないものに変更し、Initialize Designボタンを2度押してください。その後出てくるダイアログには"No"を選んでください。 
    6363 
    64 = xc4000に含まれるモジュールがelaborationできない場合 = 
     64== xc4000に含まれるモジュールがelaborationできない場合 == 
    6565NC-Verilogのメニュー、Setup -> Simulationの"Directories"が空白の場合には、"/home/course/logictut/lib/xc4000/verilog"を入力する。 
    6666