VHDLのモジュールをシミュレーションする

2018/04/01

https://hdvacademy.blogspot.jp/2014/07/simulation-using-cadence-ncsimncverilog.html

NC-VHDLでのシミュレーション

コマンドのパス:/usr/local/cadence/INCISIVE152/tools/inca/bin (20180401現在)

コマンド名は基本小文字。

解析(ncvhdl), エラボレーション(ncelb), シミュレーション(ncsim)の順で実行する必要ある。

最低限の設定ファイル cds.lib VHDL用の設定

INCLUDE /usr/local/cadence/INCISIVE152/tools/inca/files/cdsvhdl.lib
DEFINE work work

“work"ディレクトリを作っておく必要がある。“hdl.var"がないと文句を言う場合が。

Makefile:テストベンチのtopが"top"の場合は、“work.top"を指定する。

run:;
        mkdir -p work
        ncvhdl -ALLOWREDEFINITION -V93 -messages -smartorder *.vhd
        ncelab -access +rwc work.top
        ncsim -status -input dump3.tcl work.top

“-V93"はVHDL1993規格に準拠させる。"-ALLOWREDEFINITION"は別のファイルにある同じ名前のモジュールを許容する。

“ncelab"にて、上のようなオプションをつけないと、すべての信号をdumpできない。

vcdをダンプするためのTCLファイル:dump3.tcl

database -vcd -open top -default
probe -create -vcd / -depth all -all
run
exit

全部の信号をdumpする。

MacFUSE+sshfsでvcdファイルを直接読み込む。

諸事情によりファイル編集が面倒なので、sshfsでファイルを編集する。

mkdir mountpoint
sshfs [user]@[hostname]:[absolute_path_to_dir] mountpoint